Intel 10nm 工艺还在苦苦挣扎，台积电和三星已经开始量产 7nm，下一步自然就是 5nm，台积电近日也首次公开了 5nm 的部分关键指标，看起来不是很乐观。

明年，台积电的第二代 7nm 工艺会在部分非关键层面上首次尝试使用 EVU 极紫外光刻系统，工艺节点从 CLN7FF 升级为 CLN7FF+，号称晶体管密度可因此增加 20％，而在同样密度和频率下功耗可降低 10％。

台积电 5nm ( CLN5 ) 将继续使用荷兰 ASML Twinscan NXE: 3400 EUV 光刻机系统，扩大 EUV 的使用范围，相比于第一代 7nm 晶体管密度可猛增 80％ ( 相比第二代则是增加 50％ ) 。

看起来很厉害，不过能带来的实际频率提升只有 15％，而同等密度和频率时功耗也只能降低 20％，对比第二代 7nm 提升就更有限了。

不过台积电还提供了一个名为" 极低阈值电压 " ( ELTV ) 的可选项，号称能将频率提升幅度增加到 25％，但未解释具体是如何做到的。

工艺不断演进，但是带来的提升却越来越有限，足以显示半导体技术难度和复杂度的急剧增加，当然也不排除台积电这几年在工艺命名上太任性，不像 Intel 那么老老实实。

如此有限的提升，不知道能不能吸引客户跟进，毕竟要充分考虑成本的。好消息是台积电这几代新工艺，大家都是 " 趋之若鹜 "，比如 7nm 到今年底将有 50 多款芯片流片，覆盖从高性能到嵌入式各种领域。

目前，台积电 EUV 7nm 工艺的基础 IP 已经完成芯片验证，但是嵌入式 FPGA、HBM2、GDDR5 等关键模块要到今年底或明年初才能完成，5nm 则会在今年 7 月完成 0.5 版本，大量 IP 模块诸如 PCI-E 4.0、DDR4、USB 3.1 则要等到 2019 年。

设备方面，台积电将为 5nm 开设一座新的晶圆厂 Fab 8，引入多台新光刻机，但是目前 EUV 光刻机的平均日常功率只有 145W，部分可以持续几周做到 250W，都不足如完全投入商用，预计要到今年晚些时候才能达到 300W，仍需进一步改进。

还有EUV 光刻掩膜材料的问题，目前极紫外线的通透率只有 83％，明年才能超过 90％。