FPGA or Not,自动驾驶时代如何打破高可靠性FPGA设计瓶颈
摘要:在这种高可靠性的需求驱动下,越来越多的FPGA设计者也开始利用芯片设计和验证的技术,并在电子系统级开始考虑,进而在寄存器传输级 (RTL) 进行高可靠性的设计、验证与实现,全面提升FPGA的开发效率,从而可以确保FPGA开发的每一步流程可以追溯到最初的需求。为了解决日益增长的FPGA验证复杂性,提高设计验证效率和质量,Mentor PCB为FPGA设计人员带来了可全方位覆盖完整FPGA设计流程解决方案——从ESL的系统建模、架构分析及软硬件协同验证、高层次综合,到RTL的完备的代码检测、跨时钟域分析、动态仿真和静态形式验证的功能验证、安全综合、再到通过FPGA综合器与PCB 管脚协同设计,高质量高效率地完成FPGA项目的整体设计与验证。
而产品上市和开发周期的压力,使得“如何提高FPGA整体设计效率和可靠性”成为工程师们关注的重点。而效率和可靠性的提升,需求驱动的验证方法学是关键。
Wilson Research Group研究表明,由于设计和验证的愈发复杂,FPGA平均验证时间已占据了FPGA项目的一半周期,有超过六成的开发项目无法按期交付,而交付的项目中有超过八成的产品存在bug。于是,EDA供应商正逐步通过引导FPGA设计者采用跟芯片设计类似的方法学,来提高FPGA设计验证的效率和生产力,从而加快产品上市时间。
目前复杂的FPGA硬件电子设备的开发流程中涉及众多环节与步骤,一般包含前期设计,详细设计以及实施阶段,且验证存在于每一阶段,因此在设计过程中需要引入一整套高效协同工作的,基于需求设计理念的技术和方法学。
基于需求的高可靠性FPGA设计方法意味着设计流程的中心将围绕着如何捕获与确认设计需求,以及如何基于需求进行设计、验证及实现。在这种高可靠性的需求驱动下,越来越多的FPGA设计者也开始利用芯片设计和验证的技术,并在电子系统级开始考虑,进而在寄存器传输级 (RTL) 进行高可靠性的设计、验证与实现,全面提升FPGA的开发效率,从而可以确保FPGA开发的每一步流程可以追溯到最初的需求。这种技术和方法学的改进,可以帮助FPGA工程师使用先进的设计、验证和实现技术来加快FPGA的开发,并实现更高质量的设计。
为了解决日益增长的FPGA验证复杂性,提高设计验证效率和质量,Mentor PCB为FPGA设计人员带来了可全方位覆盖完整FPGA设计流程解决方案——从ESL的系统建模、架构分析及软硬件协同验证、高层次综合,到RTL的完备的代码检测、跨时钟域分析、动态仿真和静态形式验证的功能验证、安全综合、再到通过FPGA综合器与PCB 管脚协同设计,高质量高效率地完成FPGA项目的整体设计与验证。
那么,
1.如何高质高效地完成高可靠性FPGA项目的整体设计、验证与实现?
2.Mentor FPGA全方位验证解决方案如何应用?
3.如何实现FPGA和PCB 的联合?
(扫码报名)
讲师介绍
游余新博士是Mentor前端产品技术顾问,负责系统建模、集成、仿真、架构分析和虚拟原形等ESL工具,代码检查分析、功能仿真验证等RTL级工具,FPGA实现等工具的售前技术支持及市场推广。游博士拥有超过20年的ASIC/SOC及FPGA的设计和验证经验。