摘要：\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E据了解，尽管 N7P 与 N7 的设计规则相同，但新工艺优化了前端（FEOL）和中端（MOL）制程，可在相同功率下将性能提升 7%、或在同频下降低 10% 的功耗。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E虽然N7和N6都是将在未来几年内使用的“长”节点，但台积电下一个具有显着密度，功耗和性能改进的主要节点是N5（5nm）。

"\u003Cdiv\u003E\u003Cp class=\"ql-align-justify\"\u003E据AnandTech报道， 台积电悄悄推出了性能增强的 7nm 深紫外（N7 \u002F DUV）和 5nm 极紫外（N5 \u002F EUV）制造工艺—N7P 和 N5P 。该公司的 N7P 和 N5P 技术专为那些需要运行更快、功耗更低的客户而设计。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E据了解，尽管 N7P 与 N7 的设计规则相同，但新工艺优化了前端（FEOL）和中端（MOL）制程，可在相同功率下将性能提升 7%、或在同频下降低 10% 的功耗。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E在日本举办的 2019 VLSI 研讨会上，台积电透露该公司客户已经可以使用新工艺，但该公司并未对此技术做大规模宣传。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003EN7P 采用经过验证的深紫外（DUV）光刻技术。与 N7 相比，它没有增加晶体管的密度。也因为这一原因，需要晶体管密度提高18~20％的台积电客户预计将使用N7+和N6工艺。\u003C\u002Fp\u003E\u003Cp class=\"ql-align-justify\"\u003E虽然N7和N6都是将在未来几年内使用的“长”节点，但台积电下一个具有显着密度，功耗和性能改进的主要节点是N5（5nm）。后者也将提供一个名为N5P的性能增强版本。该技术还将采用FEOL和MOL优化功能，以便在相同功率下使芯片的运行速度提高7％，或在相同频率下将功耗降低15％。\u003C\u002Fp\u003E\u003C\u002Fdiv\u003E"'.slice(6, -6), groupId: '6719683160570855949