重點：

· 廣泛合作讓新思科技與三星代工廠成功使用經硅驗證的全環柵場效應晶體管，推出下一代晶體管技術

· 使用新思科技Fusion Design Platform(包括Design Compiler、IC Compiler II、PrimeTime和StarRC)得到的目標功耗、性能與面積通過了全流程驗證

· IC Compiler II實現了高效的工藝實現路徑查找，這是展示下一代技術可行性的關鍵

新思科技(Synopsys, Inc.，納斯達克股票市場代碼：SNPS)近日宣佈，新思科技Fusion Design Platform™(包括IC Compiler™II佈局和佈線系統)已經成功完成了業內首個全環柵(GAA)片上系統(SoC)測試芯片(包括多個高性能、多核子系統)在三星的設計定案。基於多項成功的工藝與設計啓動的合作關係，這一重要里程碑驗證了GAA晶體管架構的可用性。GAA晶體管架構是下一代晶體管技術，用以支持先進半導體設計需求。通過IC Compiler II高度可擴展的架構以及縮小工藝尺寸的性能，這項最新突破性技術進一步展示了IC Compiler II作爲業內首選先進工藝解決方案的地位。

5nm GAA晶體管SEM圖像，圖片來源：IBM

三星電子設計平臺開發執行副總裁Jaehong Park表示“致力於爲不同的用戶羣體提供差異化的工藝技術，三星已經實現了多項業界首創。GAA測試芯片，作爲最新的設計定案進一步驗證了我們的承諾。與新思科技之間靈活、富有成效的合作實現了這項技術突破，彰顯了新思科技作爲一名行業領先創新者兼可信賴技術合作夥伴的實力。”

工藝升級的最新挑戰要求EDA行業與代工廠之間更好的開發協同工作模式。爲解決先進工藝技術(涉及更高的晶體管密度和利用率、設計規則和可佈線性以及更高的可變性)引起的複雜性，優化型解決方案對於實現新節點成功至關重要。EUV製造技術對於減少部分複雜性很有幫助，但導致佈局對性能的影響更大，因此單元間的相互影響關係需要更多的創新。三星和新思科技在高利用率、可佈線性與相關製圖方法之間的合作需要基於強大的平臺，平臺對於確保這種新節點的可行性至關重要。

此外，IC Compiler II多年來的改進緊密契合設計流程的佈局、正版化和佈線階段的相關技術，對於三星實現工藝整體邏輯面積縮小的目標至關重要。三星GAA技術的重要優勢之一是實現了更強的門控制、更低的內部晶體管寄生參數，而這需要下一代優化技術來提取工藝PPA的綜合潛力。通過持續使用新思科技PrimeTime®時序與StarRC™寄生參數分析技術，IC Compiler II signoff相關分析引擎增強了其行業領先的、全流程、總功耗驅動的優化框架，確保抵達目標PPA的路徑更快、更聚合。

新思科技芯片設計事業部聯席總經理Sassine Ghazi表示“長久以來，新思科技幫助實現了最複雜的設計，並在通過先進工藝帶來下一代高性能片上系統方面發揮了領導作用，我們對此深感自豪。三星代工廠是一個具有長遠眼光的合作方，爲全環柵技術部署IC Compiler II與Fusion Design Platform，有力證明了新思科技對於高度差異化創新的持續投資以及通過合作強化的行業領導地位。”