电巢：CMOS模拟集成电路设计简介
CMOS模拟集成电路设计与传统分立元件模拟电路设计最大的不同在于，所有的有源和无源器件都制作在同一衬底上，尺寸极其微小，无法再用电路板进行设计验证。因此，设计者必须采用计算机仿真和模拟的方法来验证电路性能。模拟集成电路设计包括若干阶段，图一表示的是CMOS模拟集成电路设计的一般流程。具体步骤如下：
1系统规格定义->2电路设计->3电路仿真模拟->4版图实现->5物理验证->6参数提取后仿真->7导出设计文件，流片->8芯片制造->9测试和验证。
图一 CMOS模拟集成电路设计流程
一个设计流程是从系统规格定义开始的，设计者在这个阶段就要明确设计的具体要求和性能参数。下一步是对电路应用模拟仿真的方法评估电路性能。这时可能要根据仿真结果对电路做进一步改进，反复进行仿真。一旦电路性能的仿真结果能满足设计要求，就需要进行另一个主要设计工作——电路的版图设计。版图完成并经过物理验证后需要将布局、布线形成的寄生效应考虑进去，再次进行并经过物理验证后需要将布局、布线形成的寄生修效应考虑进去，再次进行计算机仿真。如果仿真结果也满足设计要求就可以进行制造了。
与用分离器件设计模拟电路不同，集成化的模拟电路设计不能用单间线路板的方式进行。随着现在发展起来的电子设计自动化技术，以上的设计步骤都是通过计算机辅助设计机型的。通过计算机模拟，可以在线路中的任何点监测信号；可以将反馈回路打开；可以比较容易地修改线路。但是计算机模拟也存在一些限制。例如，模型的不完善，程序求解由于不收敛而得不到结果，等等。下面将详细介绍设计流程中的各个阶段。系统规格定义
这个阶段系统工程师把整个系统和其子系统堪称一个个只有输入/输出关系的“黑盒子”，不仅要对其中的每一个进行功能定义，而且还要提出时序、功耗、面积、信噪比等性能参数的范围要求。电路设计
设计者根据设计要求，首先要选择合适的工艺库，然后合理地构架系统。由于CMOS模拟集成电路的复杂性和多样性，目前还没有EDA厂商能够完全解决CMOS模拟集成电路设计自动化工具，英雌素有的模拟电路基本上仍然通过手工设计来完成。电路仿真
设计工程师必须确认设计是正确的，为此要基于晶体管模型，借助EDA工具来进行电路性能的评估、分析。在这个阶段要一句电路仿真结果来修改晶体管参数，根据工艺库参数的变化来确定电路工作的区间和限制、验证环境因素的变化对电路性能的影响，最后还要通过仿真结果指导下一步的版图设计。版图实现
电路的设计与仿真决定了电路的组成及相关参数，但是并不能直接送往警员代工厂进行制作。设计工程师需要提供集成电路的物理几何描述，即通常所说的“版图”。这个环节就是要把设计的电路转换为图形描述格式。CMOS模拟集成电路通常是以全定制方法进行手工的版图设计，在设计过程中需要考虑设计规则、匹配性、噪声、串扰、寄生效应等对电路性能和可制造性的影响。虽然现在出现了许多高级的全定制辅助设计方法，但是仍然无法保证手工设计对版图布局和各种效应的考虑全面性。物理验证
版图的设计是否满足晶圆代工厂的制造可靠性需求？从电路转换到版图是否引入了新的错误？物理验证阶段将通过设计规则检查（Design Rule Check，DRC）和版图网表与电路原理图的比对（Layout Versus Schematic，LVS）解决上述两类验证问题。几何规则检查用于保证版图在工艺上的可实现性。它以给定的设计规则为标准，对最小线宽、最小图形间距、孔尺寸、栅和源漏区的最小交叠面积等工艺限制进行检查。版图网表与电路原理图的比对用来保证版图的设计与其电路设计的匹配。LVS工具从版图中提取包含电气连接属性和尺寸大小的电路网表，然后与原理图得到的电路网表进行比较，检查两者是否一致。参数提取后仿真
在版图完成之前的电路模拟都是比较理想的仿真，不包含来自版图中的寄生参数，称为“前仿真”；加入版图中的寄生信息进行的仿真称为“后仿真”。CMOS模拟集成电路相对数字集成电路来说对寄生参数更加敏感，前仿真的结果满足设计要求并不代表后仿真也能满足。在深亚微米阶段，寄生效应更加明显，后仿真分析将显得尤为重要。与前仿真一样，当结果不满足要求时需要修改晶体管参数，甚至某些地方的结构。对于高性能的设计，这个过程时需要进行多次反复的，直到后仿真满足系统的设计要求。导出流片数据
通过后仿真后，设计的最后一步就是导出版图数据（GDSII）文件，将该文件提交给晶圆厂，就可以进行芯片制造了。#电路#集成电路#CMOS收藏
与用分离器件设计模拟电路不同，集成化的模拟电路设计不能用单间线路板的方式进行。随着现在发展起来的电子设计自动化技术，以上的设计步骤都是通过计算机辅助设计机型的。通过计算机模拟，可以在线路中的任何点监测信号；可以将反馈回路打开；可以比较容易地修改线路。但是计算机模拟也存在一些限制。例如，模型的不完善，程序求解由于不收敛而得不到结果，等等。下面将详细介绍设计流程中的各个阶段。系统规格定义
这个阶段系统工程师把整个系统和其子系统堪称一个个只有输入/输出关系的“黑盒子”，不仅要对其中的每一个进行功能定义，而且还要提出时序、功耗、面积、信噪比等性能参数的范围要求。电路设计
设计者根据设计要求，首先要选择合适的工艺库，然后合理地构架系统。由于CMOS模拟集成电路的复杂性和多样性，目前还没有EDA厂商能够完全解决CMOS模拟集成电路设计自动化工具，英雌素有的模拟电路基本上仍然通过手工设计来完成。电路仿真
设计工程师必须确认设计是正确的，为此要基于晶体管模型，借助EDA工具来进行电路性能的评估、分析。在这个阶段要一句电路仿真结果来修改晶体管参数，根据工艺库参数的变化来确定电路工作的区间和限制、验证环境因素的变化对电路性能的影响，最后还要通过仿真结果指导下一步的版图设计。版图实现
电路的设计与仿真决定了电路的组成及相关参数，但是并不能直接送往警员代工厂进行制作。设计工程师需要提供集成电路的物理几何描述，即通常所说的“版图”。这个环节就是要把设计的电路转换为图形描述格式。CMOS模拟集成电路通常是以全定制方法进行手工的版图设计，在设计过程中需要考虑设计规则、匹配性、噪声、串扰、寄生效应等对电路性能和可制造性的影响。虽然现在出现了许多高级的全定制辅助设计方法，但是仍然无法保证手工设计对版图布局和各种效应的考虑全面性。物理验证
版图的设计是否满足晶圆代工厂的制造可靠性需求？从电路转换到版图是否引入了新的错误？物理验证阶段将通过设计规则检查（Design Rule Check，DRC）和版图网表与电路原理图的比对（Layout Versus Schematic，LVS）解决上述两类验证问题。几何规则检查用于保证版图在工艺上的可实现性。它以给定的设计规则为标准，对最小线宽、最小图形间距、孔尺寸、栅和源漏区的最小交叠面积等工艺限制进行检查。版图网表与电路原理图的比对用来保证版图的设计与其电路设计的匹配。LVS工具从版图中提取包含电气连接属性和尺寸大小的电路网表，然后与原理图得到的电路网表进行比较，检查两者是否一致。参数提取后仿真
在版图完成之前的电路模拟都是比较理想的仿真，不包含来自版图中的寄生参数，称为“前仿真”；加入版图中的寄生信息进行的仿真称为“后仿真”。CMOS模拟集成电路相对数字集成电路来说对寄生参数更加敏感，前仿真的结果满足设计要求并不代表后仿真也能满足。在深亚微米阶段，寄生效应更加明显，后仿真分析将显得尤为重要。与前仿真一样，当结果不满足要求时需要修改晶体管参数，甚至某些地方的结构。对于高性能的设计，这个过程时需要进行多次反复的，直到后仿真满足系统的设计要求。导出流片数据
通过后仿真后，设计的最后一步就是导出版图数据（GDSII）文件，将该文件提交给晶圆厂，就可以进行芯片制造了。
