作者 微塵

IT之家9月25日消息 據wccftech報道，臺灣半導體制造公司（TSMC）在2nm半導體制造節點的研發方面取得了重要突破：臺積電有望在2023年中期進入2nm工藝的試生產階段，並於一年後開始批量生產。

目前，臺積電的最新制造工藝是其第一代5納米工藝，該工藝將用於爲iPhone 12等設備構建處理器。

臺積電的2nm工藝將採用差分晶體管設計。該設計被稱爲多橋溝道場效應（MBCFET）晶體管，它是對先前FinFET設計的補充。

臺積電第一次作出將 MBCFET 設計用於其晶體管而不是交由晶圓代工廠的決定。三星於去年 4 月宣佈了其 3nm 製造工藝的設計，該公司的 MBCFET 設計是對 2017 年與 IBM 共同開發和推出的 GAAFET 晶體管的改進。三星的 MBCFET 與 GAAFET 相比，前者使用納米線。這增加了可用於傳導的表面積，更重要的是，它允許設計人員在不增加橫向表面積的情況下向晶體管添加更多的柵極。

IT之家瞭解到，臺積電預計其 2 納米工藝芯片的良率在 2023 年將達到驚人的 90%。若事實如此，那麼該晶圓廠將能夠很好地完善其製造工藝，並輕鬆地於 2024 年實現量產。三星在發佈 MBCFET 時表示，預計 3nm 晶體管的功耗將分別比 7nm 設計降低 30% 和 45% 並將性能提高 30%。