DRAM是首先受到制程微缩而难以为继冲击的半导体次产业，自20nm以下，制程微缩几乎是以1nm、2nm为一个节点，一步一步艰难攻克的。在这期间，DRAM效能及价值的进展大部分是靠架构设计的变更，靠制程进步的少。

影响读取速度最大的sense amplifier成长有限，速度渐趋常数。在资料输入、输出速率的成长，全靠预取(prefetching)、bank grouping、通道分离(channel splitting)这些在缓冲与多工之间的设计改变来提升。也就是说，制程微缩对于DRAM价值的持续提升，已呈现疲态。

DRAM因为面临的应用目的不同，标准也开始分化。有DDR(Double Data Rate)、LPDDR(Low Power DDR)和GDDR(Graphic DDR)三个主要系列。DDR系列原来就是主机、服务器一路沿用下来的，主要价值在高容量和可扩充性，所以过去一直用模块条。GDDR以前用在显示卡，图的是大频宽。后来图形处理器的应用延伸到AI，GPU、TPU也都需要宽带DRAM。LPDDR的需求主要是用在行动器具，从手机最早使用的Pseudo SRAM就需要特殊的低功率DRAM制程。这三种应用代表三种不同的市场价值，如果制程微缩不能再创造新价值，异构整合就要接下棒子。

始于2010年稍后，用封装的方法来改善DRAM效能的提案纷纷出炉，后来在异构整合正式成为半导体界技术指标后，纷纷汇入这时代趋势的洪炉。这3提议是HMC(Hybrid Memory Cube)、Wide I/O和HBM(High Bandwidth Memory)，它们分别对应异构整合版的DDR、LPDDR和GDDR。

HMC是Micron和Intel提出的。它只有存储器与其控制逻辑的堆栈，它与处理器连接的界面是serdes，序列式界面减少很多的连线；追求的是记忆容量的扩充以及容易插拔，如同模块条一样，连一般使用者都可以自己处理。可惜这提议两年前美光自己撤了。

Wide I/O由三星提出，已成为JEDEC的标准。它堆栈存储器于处理器上，以硅穿孔(TSV)连接上下芯片，这样连线距离大幅缩短，功耗也可以随之降低。但是由于I/O众多，TSV占掉很大宝贵的逻辑芯片面积。另外把存储器堆栈在处理器也不太妙，热耗散的安排很麻烦。所以Wide I/O至今还不见大量商业使用。

HBM在起初就因为电竞的需求快速起动，而AI的浪潮随之袭来，是现在进入量产的异构整合存储器。HBM的多个存储器芯片与其控制逻辑垂直堆栈，下头透过interposer中的连线与也是在interposer上的处理器连接，而interposer比PCB能容纳更多的连线。即使当初的目的取向是频宽，在现在的技术中它也是每位元传输功率最低的。

DRAM由于最早受制程微缩迟缓的影响而成为最先踏入异构整合的半导体次产业之一。异构整合变成存储器持续创造新价值的主要手段，这个论述很容易验证，看看有多少存储器公司开始盖自己的封装厂就知道了！