外媒消息，PCI特别兴趣小组在其年度开发者大会上举行了新闻发布会，提供了PCIe 6.0开发状态的最新信息。

此次PCIe 6.0将传输数据的速率提高了一倍，达到256GB/s。PCIe 6.0规范的0.7试用版已于去年11月发布，正常六个月后将准备好0.71试用版，之后经至少30天的测试，就可以进入0.9版了，这是进入发行前的最后阶段。

从技术角度来看，这个0.9规范可能是最有趣的。一旦电气和协议要求获得批准，信号完整性要求就会更加清晰。与PCIe 5.0一样，由于干扰和信号强度问题，预计家用主板上最多会有两个插槽。

在0.9版之后，还有两个月的时间来解决最新的问题，然后将发布最终的1.0版本。大约在那时，也就是2021年下半年，第一批pcie 5.0产品也有望进入企业市场了。据悉，Pcie 6.0将使用128b/130b编码方式，并采用PAM4数据传输

PCI-SIG组织对于PCIe 6.0标准非常兴奋，认为它堪比PCIe 2.0向PCIe 3.0的升级，后者是PCIe历史上寿命最长的一代标准。

PCIe 6.0按照传统继续让I/O带宽翻番达到64GT/s，应用到实际中，PCIe 6.0 x1单向实际带宽8GB/s，PCIe 6.0 x16单向带宽128GB/s、双向带宽256GB/s。 如今广泛使用的PCIe 4.0 x4 SSD，到时候只需要PCIe 6.0 x1就可以搞定。

PCIe 6.0将延续PCIe 3.0时代引入的128b/130b编码方式，但加入全新的脉冲幅度调制PAM4，取代PCIe 5.0 NRZ，可以在单个通道、同样时间内封包更多数据，以及低延迟前向纠错(FEC)和相关机制，以改进带宽效率。

现在PCI SIG两年内就把互连规格的数据传输速率提升一倍 （来源：PCI SIG）

很多人可能会疑问，PCIe 3.0的带宽很多时候都用不完，PCIe 6.0有啥用？显然不是给消费级市场准备的，甚至不是一般的企业级、数据中心级应用，而是针对云端、人工智能、机器学习、边缘计算等需要超高带宽的领域，单个PCIe 6.0 x16就可以支持800G以太网，还有各种加速器、FPGA、ASIC、存储等等。

浅谈PCIE科普

PCIe最初被称为HSI（用于高速互连），并在最终确定其PCI-SIG名称PCI Express之前，将其名称更改为3GIO（第三代I / O）。名为阿拉帕霍工作组（AWG）的技术工作组制定了该标准。对于初稿，特设工作组只包括英特尔工程师; 随后特设工作组扩大到包括行业伙伴。PCI Express是一项不断发展和完善的技术.

“速度得用金钱来换，因此我们在迈向更高信号速率的同时，会看到有多少人愿意为此付出代价，以及他们会怎么做。”好消息是，PCIe将按照时程在年底完成0.71版的批准，将提供高达256GB/s 的速率；这距离16 GT/s速率的4.0版PCIe问世还不到两年。加速PCIe发展蓝图的主要推手是云端运算需求；而PCIe以往是每3~4年，甚至是7年会将数据传输速率提升一倍。数据中心网络需要更快的速度以过渡至800Gbit以太网络，而数量越来越庞大的深度学习加速器，也感觉它们需要更高速度.

浅谈PCIE裸线

PCIe为串行，通过使用差分信号传输（differential transmission），信号完整性理论之差分讯号；采用双通道技术，在传输模式上，PCI-Express采用与全双工通信技术类似的双通道传输模式，在速度方面，PCI-Express v1.0a 为每个通道提供了2.5Gb/s的传输速率，随着版本的不同，面向PCI Express扩展卡应用的线缆组件可提供PCIe X4、X8和X16等规格，该系列线缆组件包含MiniSAS、SATA、QSFP +和SPF +等高速线缆。PCIE物理层实现了一对收发差分对，可以实现全双工的通讯方式，目前主要的PCIE结构主要是SAS结构，线材选用CAT A ,B,C ,D,E结构，根据测试的参数要求，设计符合不同规范的参数。

PCIe Spec只是规定了物理层需要实现的功能、性能与参数等，置于如何实现这些却并没有明确的说明。也就是说，厂商可以根据自己的需要和实际情况，来设计PCIe的物理层结构来保证功能即可！