電源完整性（Power Integrality）簡稱PI，是確認電源來源及目的端的電壓及電流是否符合需求。目前，電源完整性還是高速PCB 設計最大的挑戰之一。

電源完整性涉及的層面包括芯片層面、芯片封裝層面、電路板層面及系統層面。其中，在電路板層面的電源完整性要達到以下3個需求：

1、使芯片引腳的電壓漣波比規格要小一些（例如電壓和1V之間的誤差小於+/-50 mV）；

2、控制接地反彈（也稱爲同步切換噪聲SSN、同步切換輸出SSO）；

3、降低電磁干擾（EMI）並且維持電磁兼容性（EMC）：電源分佈網絡（PDN）是電路板上最大型的導體，因此也是最容易發射及接收噪聲的天線。

電源完整性問題

電源完整性問題主要是由於去耦電容的設計不合理、迴路影響嚴重、多電源/地平面的分割不好、地層設計不合理以及電流不均勻等問題引起的。通過電源完整性仿真，找到這些問題，然後通過以下方法解決電源完整性問題：

（1）通過調整PCB疊層線寬、介質層的厚度滿足特性阻抗的要求，調節疊層結構滿足信號線迴流路徑短的原則，調整了電源/地平面的分割，避免了重要信號線跨分割的現象;

（2）對印製板上用到的電源進行了電源阻抗分析，通過加入電容使其控制在目標阻抗之下;

（3）在電流密度大的部分通過調整器件的位置，使電流從更寬的路徑通過。

電源完整性分析

在電源完整性分析中，主要仿真類型有直流壓降分析、去耦分析和噪聲分析。直流壓降分析包括對PCB上覆雜走線和平面形狀的分析，可用於確定由於銅的電阻將損失多少電壓。

去耦分析通常會驅動PDN中所用電容器的值、類型和數量的變化。因此，它需要包括寄生電感和電阻的電容器模型。

噪聲分析的類型可能會有所不同。它們可以包括圍繞電路板傳播的、來自IC電源管腳中的噪聲，可通過去耦電容器對其進行控制。通過噪聲分析，可以調查噪聲如何從一個過孔耦合到另一個過孔，可以對同步開關噪聲進行分析。

相關文章