DDR引腳芯片功能描述
A0-A9，A10/AP，A11，A12/BC#，A13：爲地址輸入，爲 ACTIVATE命令提供行地址,同時爲READ/WRTE命令提供列地址和自動預充電位(A10),以便從某個Bank的內存陣列裏選出一個位置。LOAD MODE命令期間,地址輸入提供一個操作碼。地址輸入的參考值是 VREFCA。
A12/BC#:在模式寄存器(MR)使能時,A12在READ和 WRITE命令期間被採樣,
以決定burst chop(on-the-fly)是否會被執行(HIGH=BL8執行 burst chop),或
者LoW-BC4不執行 burst chop
BA0, BA1, BA2：是Bank地址輸入，定義 ACTIVATE,READ、 WRITE或 PRECHARGE命令是對哪個Bank操作的。
BA[2:0]定義在 LOAD MODE命令期間哪個模式(MR0、MR1、MR2)被裝載,BA[2:0]的參考值是ⅤREFCA
CK. CK#：差分時上鍾輸入,所有控制和地址輸入信號在CK上升沿和CK#的下降沿交叉處被採樣,輸出數據選通(DQs,DQS#)參考與CK和CK#的交叉點。
CKE：時鐘使能。使能(高）和禁止(低)內電路和DRAM上的時鐘。由DDR3
SDRAM配置和操作模式決定特定電路被使能和禁止。CKE爲低,提供 PRECHARGE POWER-DOWN和 SELF REFRESH操作(所有Bank都處於空閒),或着有效掉電（在任何Bank裏的行有效)。CKE與掉電狀態的進入、退出以及自刷新的進入同步。
CKE與直刷新的退出異步,輸入Buffer(除了CKE、CK#、 RESET#和ODT)在POWER-DOWN期間被禁止。輸入Buffer(除了CKE和 RESET#)在SELF REFRESH期間被禁止。CKE的參考值是ⅤREFCA。
CS#：片選信號。使能(低)和禁止(高）命令譯碼,當CS#爲高時,所有命令被屏蔽、CS#提供了多Bank系統的Bank選擇功能,CS#是命令代碼的一部分，CS#的參考值是 VREFCA
DM：數據輸入屏蔽。DM是寫數據的輸入屏蔽信號,在寫期間,當伴隨輸入數據的DM信號被採樣爲高時,輸入數據被屏蔽。最然DM僅作爲輸入腳,但是,DM負載被設計成與DQ和DQS腳負載相匹配。DM的參考值是 VREFCA。 DM可選作爲TDQS。
ODT：片上終端使能。ODT使能(高)和禁止(低)片內終端電阻，在常操作使能時,ODT僅對下面的引腳有效:DQ[7：0]、DQS、DQS#和DM。如果通過LOAD
MODE命令禁止,ODT輸入被忽略。ODT的參考值是 VREFCA。
RAS＃,CAS＃,WE#：命令輸入，這3個信號,連同CS#,定義一個命令,其參考值是ⅤREFCA。
RESET#：復位信號,低位有效,參考值是VSS,復位的斷言是異步的。
DQ０-DQ７：數據輸入/輸出。雙向數據,DQ[7:0]，參考值是 VREFDO
DQS，DQS＃：數據選通。讀時是輸出,邊緣與讀出的數據對齊。寫時是輸入,中心與寫數據對齊。
TDQS,TDQS#：輸出信號，終端數據選通。當TDQS使能時,DM禁止,TDQS和TDDS提供終端電阻。
VDD：電源電壓,1.5V±0,075V。
VEDO：DQ電源,1.5V±0.075V。爲了降低噪聲,在芯片上進行了隔離。
VREFCA：控制、命令、地址的參考電壓。 VREFCA在所有時刻(包括自刷新)都必須保持規定的電壓。
VREFDQ：數據的參考電壓。 VREFDQ在所有時刻(除了自刷新)都必須保持規定的電壓。
VSS：地．
VSSQ：DQ地， 爲了降低噪聲,在芯片上進行了隔離
ZQ：輸出驅動校準的外部參考，這個引腳應該連接240歐姆電阻到VSSQ
