全球最大半導體代工企業臺積電（TSMC）與Google等美國客戶正在一同測試，合作開發先進3D堆棧晶圓級封裝產品，並計劃2022年進入量產。此技術將有助半導體產業突破日漸挑戰的晶圓生產及摩爾定律放慢的侷限。

臺積電將此3D堆棧技術命名爲“SoIC封裝”，可以垂直與水平的進行芯片鏈接及堆棧封裝。此技術可以讓幾種不同類型的芯片，像是處理器、內存與傳感器堆棧到同一個封裝中。這種技術能可讓芯片組功能更強大，但尺寸更小，且更具有能源效率。

先進封裝是半導體先進工藝領導廠商的最新戰場，除了臺積電以外，世界另外二大半導體制造商三星、英特爾也都提出相應的先進封裝技術，這被業界視爲對抗摩爾定律放緩的利器之一。以往摩爾定律是半導體業的金科玉律，每兩年在同樣面積上的芯片的晶體管數會翻倍，但是現在走到先進製造，已經愈來愈難把更多的晶體管微縮放到同樣面積芯片上，因此先進廠商除了繼續推進摩爾定律，也需要思考其他的方式來製造更高效能的半導體。而3D芯片堆棧封裝技術就變成一個重要的領域，成爲能夠繼續推展先進半導體效能的重要工具。

臺積電正在興建中的苗栗竹南廠將採用這種3D堆棧技術。而Google和超威 (Advanced Micro Devices) 將成爲SoIC芯片的首批客戶。消息人士指出目前這兩家客戶正協助臺積電進行3D堆棧技術的測試及驗證。苗栗竹南廠預定明年完工，2022年開始進入量產。

據瞭解，Google 所採用的SoIC芯片將計劃用在自動駕駛及其他的應用領域。

而近年積極擴展計算機、服務器、數據中心領域的超威（AMD)則寄望受惠於臺積電的3D堆棧技術而打造出性能超越英特爾的芯片產品。

臺積電不願評論特定客戶，但表示由於運算應用比以往更多元，半導體與封裝技術有必要一起演進，而客戶對於先進芯片封裝的需求正在增加。