工作中精簡冗餘，“一套人馬、兩塊牌子”很常見。如果把這一思路用於芯片基礎器件開發，將會怎樣？ 在摩爾定律所預言的元器件發展速度越來越接近瓶頸之際，中國科學家復旦大學周鵬、張衛團隊發明讓單晶體管“一個人幹兩個人的活”的邏輯結構全新原理。在新結構下，不僅晶體管面積可縮小50%，存儲計算的同步性也將進一步提升。若成功產業化，對芯片基礎器件的提升將具有意義。27日晚，相關研究成果在線發表於《自然·納米技術》。

論文鏈接：

隨着晶體管不斷縮小特徵尺寸，集成電路的性能得以持續提升。然而在超小器件尺寸下，硅材料的物理極限導致了功耗的大幅提升，難以進一步持續減小晶體管的特徵尺寸。通過引入層狀半導體，並依據其特性設計新型層狀晶體管結構，發現可以通過單個晶體管實現邏輯門（與門、或門），而同樣的邏輯門在傳統結構中則需要兩個晶體管。這一新型晶體管結構極大的提高了晶體管的面積利用率，可以促進晶體管的特徵尺寸持續縮小。

一個人怎樣幹兩個人的活？

目前，集成電路已越來越緊密地和現代社會的生產生活聯繫在一起，然而隨着晶體管物理尺寸的不斷微縮，短溝道效應等負面效應使得漏電流不可避免，功耗大、集成度提高困難、不確定性增加，限制了集成電路的發展。

針對這些問題，復旦大學微電子學院教授周鵬、張衛、曾曉洋攜團隊與計算機學院教授姜育剛展開合作，發現了新材料在集成電路中的更優應用方案，解決了如何用新材料、新原理和新架構繼續延展摩爾定律的難題，實現了電路邏輯結構從無到有的原始創新。

“我們這項研究工作的核心內容是利用原子晶體硫化鉬做出了新結構晶體管。在此基礎上，團隊發明了單晶體管邏輯結構的新原理。新原理、新結構對原子晶體材料具有普適性。”復旦大學微電子學院教授周鵬解釋。

據介紹，研究團隊採用與硅工藝兼容的雙柵作爲邏輯輸入端，通過對創新引入的雙導電通道加以獨立控制，在單晶體管上實現了邏輯運算的“與”和“或”。

“與”和“或”是構成計算系統的最基本邏輯單元。相比需要通過兩個獨立晶體管才能實現邏輯功能的傳統體材料體系，該研究工作在邏輯門水平上縮小了50%的面積，有效降低了成本。“原先需要兩個獨立的晶體管才能實現邏輯功能，現在只需要一個晶體管，相當於一個人幹兩個人的活，這是研究工作的變革性之一。”周鵬補充。

同時研究中還發現了可層數調控的晶體管邏輯特性，並提供光切換邏輯功能的選項。周鵬解釋，“簡單來說，可光控邏輯相當於我們給邏輯做了一個光控開關，比如說有光照射時可能是‘或’邏輯，那麼我們撤掉光線的話它就會切換成‘與’邏輯。當然反過來也是可以的。”

研究證明，該邏輯結構對原子晶體材料具有通用性，不僅適用於研究中已經驗證的硫化鉬，其它具有原子晶體屬性的材料均可利用此架構實現可調控的邏輯功能。

存算一體突破現有架構限制

據介紹，新的邏輯架構可以通過器件級存算一體路徑破解數據傳輸阻塞瓶頸問題，突破了現有邏輯系統中馮諾依曼架構的限制。對存算一體、原位存儲，周鵬打了個比方，“原先我們計算和存儲數據需要兩個房間跑，而現在所有數據的計算和存儲都在同一個房間解決。”

在馮諾依曼架構下，計算和存儲是相互分離的。“就好比我們現在有兩個房間，房間A專門用來計算數據，房間B用來存儲數據,數據在經過計算之後要通過電子藉由導線從房間A傳輸到房間B，這條導線就相當於連接兩個房間的走廊。”周鵬解釋道。隨着技術的發展，數據的計算速度越來越快，與此同時存儲速度和傳輸速度卻未能得到同步提升。馮諾依曼架構的限制就主要體現在計算速度、存儲速度和傳輸速度的不相匹配。

“我們假設，房間A已經打包了100份數據，卻只有幾十份數據能被即時傳輸出去；又或是房間A已經打包完100份，房間B纔剛剛開始存儲接收到的前幾十份數據，這兩種情況都會對數據的處理帶來很大限制。”周鵬補充。

存算一體、原位存儲的物理架構突破了馮諾依曼架構的限制。在這一架構中，只需要“一個房間”就可實現計算和存儲的功能。“房間”內分層工作，第一層負責計算，第二層負責存儲，兩個表層在垂直空間上形成堆疊。周鵬打比方：“就像兩張紙摞在一起，它們在空間上是堆疊着的，數據的計算和存儲只是在原地被相對抬高了一些而已。”計算層的溝道電流可以影響到存儲層，從而擺脫傳輸環節，實現原位存儲。

充分利用新材料特性獨闢蹊徑

使用鋼鐵製造輪船、使用硅晶體制造芯片，人類在漫長曆史中使用材料的本徵屬性來改造自然界。但周鵬發現，迄今的原子晶體電子器件研究工作仍然是用新材料模仿舊架構，無法真正發揮其優異的物理本質特性。

爲走出窠臼，在着手該項研究的過程中，從材料本質優勢出發設計新器件成爲了團隊的重要出發點。最終，正是超薄、表面無懸掛鍵等硫化鉬特性的充分發揮，幫助其另闢蹊徑地實現了集成電路邏輯結構上的革新，開拓了二維材料集成電路應用的新世界。

1965年，英特爾聯合創始人戈登·摩爾提出摩爾定律，意指集成電路上可容納的元器件數量每隔18至24個月就會增加一倍，性能也將提升一倍。根據這一速度計算，過去是每5年增長10倍，每10年增長100倍。而如今每年只能增長几個百分點，每10年可能只有2倍。

在這一業內關注的“後摩爾時代”，降低集成電路成本的嘗試。單晶體管邏輯結構如果得以繼續推進、應用於規模化生產，將推動集成電路往更輕、更快、更小、功耗更低的方向發展，促進集成電路產業的發展。“到那時，人們使用的手機、電腦等設備可能將更輕便、待機時間更長。”周鵬說。目前，團隊正在探討如何進一步突破馮諾依曼架構的限制。

課題組帶頭人張衛教授說，“現在普遍應用的u盤，最早其器件原理由貝爾實驗室在1967年提出，大規模產業化是在2000年左右，在產業化道路上，都有一個週期，或者說從創新到應用的‘延後期’，我們期待着這次邏輯結構全新原理能夠儘快服務於產業，也有耐心踏實走好。”